第一讲：电源系统构成及基础原理、概念

电源的测试

电源的效率计算，最简单粗暴的就是P_{OUT}/P_{IN}，也即是输出功率比输入功率。

再细分下去还分冷机效率和热机效率，及刚启动时的运行效率还是正在满载运行时的运行效率。一般来说热机效率会低于冷机效率。

如何用三位半万用表测量微安级的静态电流？

简言之，在输入端串联一个大电阻，比如10k，然后测量电阻的压降，简介计算出静态电流。但是由于串联了电阻，限制了其电流驱动能力，导致输出电容充电过慢影响电源启动，所以可以在启动时并联短接，启动后移除短接，正常测量，如下图

[!QUESTION]- 1. 为什么串联的电阻不会降低静态电流？

一般的电源芯片都支持宽电压输入，为了支持宽电压输入其内部的等效电阻也应当是可变的，否则无法做到在宽电压输入的基础上还能维持恒定的静态电流。举个例子来说，假如我的输入是5V，为了维持10uA的静态电流，其内部需要500KΩ的等效电阻（但内部肯定不是真的电阻）可以使其运行。假如我在vin串联了一个10k的电阻，为了维持相同的静态电流，内部等效电阻变为了490KΩ，总的来说500K欧姆和490KΩ+10K欧姆没什么区别。
换一个角度来说作为一个支持宽电压输入的电源，外部串联一个10K的电阻产生的压降，不足以使其直接掉出支持的输入电压范围。电源芯片的内部等效电阻一般相比起10K来说都都大得多，10K的电阻分不到多大的电压，所以对输入电压的影响很小。

[!QUESTION]- 2. 为什么在VIN串联电阻会影响输入电容的充电速度？

电源芯片在刚刚启动的时候，往往需要一个比较大的瞬态电流来给输出的电容充电，然后才维持静态电流，但是在输入端串联了一个10k的电阻之后，相当于强制性减小了整个系统的最大电流，因为相当于像执行把电源芯片的等效电阻的最小值提高到了10K。根据基尔霍夫定律，输入的电流少了，输出的电流也一定会降低，这样就有可能减慢电容的充电速度，进而影响电源启动，所以才需要在启动的时候暂时短接电阻。

输出测试

源调整率：输入电压变化时，输出电压的稳定性
负载调整率：输出负载变化时，输出电压的稳定性
温度调整率：电源从低温到高温阶段内输出电压的稳定性

电源纹波测量一般选用20MHz，可以避免一些不必要的杂波。此外测试时应当形成最小的对地环路，避免形成干扰影响测量

负载电流的变化斜率，由低电流迅速变成大电流，输出电感来不及反应，多余的电流由电容提供，会出现过冲

对于这种情况，增大电容能够减小正负过冲（可以被电容吸收），但电容增大意味着成本和封装的增。
此外，电感值越小 动态效果越好，电流变换率越缓，纹波越小。

电源纹波

阻性分量：指电路或元件中消耗能量（通常转化为热能）的那部分特性。它模拟了理想电阻的行为。
容性分量: 指电路或元件中储存和释放能量（以电场形式）的那部分特性。它模拟了理想电容的行为。

电感上的电流不是恒定的直流，而是直流上叠加了一个交变的AC电流。但是负载拉出去的是一个恒定的直流，AC电流流入电容中去，去耦电容会吸收由电感产生的纹波，纹波有阻性分量和容性分量，对于铝电解电容而言，阻性容量比较大，容性分量比较小，ESR比较大。陶瓷电容相反，ESR小 容性分量大。

第二、三讲：基础元器件原理特性及在电源电路中的选择

电阻的特性

一般来说，对于电阻封装的选择，要根据电阻需要承受的功率来选择。

标准封装的贴片电阻给出的功率是在70度的状态下，在超过70度的环境下，电阻所能承受的功率会快速下降。

标准电阻取值

目前有E24和E96两种电阻取值标准，并非任意的阻值都是可以购买到的。

E24标准对应的电阻值公差是5%，有1.0, 1.1, 1.2, 1.3, 1.5, 1.6, 1.8, 2.0, 2.2, 2.4, 2.7, 3.0, 3.3, 3.6, 3.9, 4.3, 4.7, 5.1, 5.6, 6.2, 6.8, 7.5, 8.2, 9.1总计24种取值，每个取值可以乘以10^x，例如可以买到11欧姆 110欧姆 1100欧姆等等。
E96同理，公差是1%，可取值如下

检流电阻

这种电阻阻值通常非常低，往往都是mΩ级别，因为可能要承担非常大的电流（数安培级别），所以封装一般都很大，比如1206甚至更大。

一般来说有两种检测电阻，即传统的陶瓷采样电阻和合金采样电阻。

下图即是一种陶瓷采样电阻（没找到合适的图据数据手册描述实际上也是合金的），这种电阻可以视作是更大封装的传统贴片电阻，比较常见，但可以承受的功率有限，一般和封装有关系

为了解决陶瓷采样电阻功率有点的问题，出现了合金电阻。与陶瓷电阻的区别是，合金电阻由金属片冲压而成。相比起陶瓷电阻，其可以提供更高精度的电阻值、可以承受更高的功率。例如下图的合金电阻，阻值为0.5mΩ，可以承受6W的功率，这比传统的2512陶瓷电阻可以承受的3W功率要高很多。根据功率计算公式P=I^2R可以很容易的计算得到，它最多可以被施加高达约109A的电流。

检测电阻Layout

最重要的一点是，检测电路的阻抗应当尽可能小，否则会引入过高的测量误差（因为检测电阻往往非常小）。

一般来说标准的连接方式是开尔文连接，简而言之就是，将测量电阻的供电线和测量信号线分开，利用单独的供电线来给电阻提供一个比较大的电压降，然后通过测量仪表的巨大内阻来尽可能地减小信号线电流，进而减小信号线本身的电压降，提供更精确的测量结果。示意图如下

        电流源
         (+)
          |
          |
        [R1]  ← 电流线电阻
          |
          ├─────[Rv1]─────┐
          |    电压线电阻  |
        ┌─┴─┐            [Rm]  ← 电压表内阻
        │ R │ ← 被测电阻   |
        └─┬─┘            [Rv2]
          |    电压线电阻  |
          ├───────────────┘
          |
        [R2]  ← 电流线电阻
          |
          |
         (-)
        电流源

电流源的线阻不重要，因为我们不测量那段的电压降。电压表的内阻Rv2极大，电压表那一条回路的电流极小，电压线电阻Rv1上的电压降也极小，尽可能保证了被测电阻两端准确的电压降。

所以对于PCB的走线上，用于测量被测电阻电压降的信号线应当直接从电阻下的焊盘引出，尽可能少的引入电源线，进而降低阻抗带来的测量误差，如下

并且检测信号线应当尽可能直接连接到对应的检测引脚上，不要引入打孔换层，原因也是同样的，过引入更高的阻焊和信号误差。

对于被测量电源在内层必须要打孔的情况，过孔也不应当连接到整体的电源平面或直接和其他电源线相连，同样应当是使用独立的路径走线，也同样是为了避免引入阻抗。

电容

电容有很多种类别，大概类型和特性如下

特性	铝电解电容	固态电容	钽电容	陶瓷电容
电容量范围	0.1uF-3F	1uF-1000uF	0.1uF-1000uF	0.5pF-100uF
耐压范围	5V-500V	2V-100V	2V-50V	2V-1000V
ESR (100KHZ/25°C)	几十毫欧-2.5欧姆	几毫欧-几十毫欧	几十毫欧-几百毫欧	几毫欧-几百毫欧
ESL	不超过100nH	~2nH	2nH左右	1-2nH
工作频率范围	低频滤波，小于600KHz	中高频滤波，几百KHZ-几十MHz	中低频滤波，几百KHZ-几MHz	高频滤波，几MHZ-几GHz
薄弱点	窄温度范围，电解液会挥发， 纹波电流导致发热	价格较高，耐压较低， 有啸叫风险	用于储能，低于75°C环境， 不建议用与高频开关电源	焊接温度冲击容易导致失效， 抗弯曲能力较差， 不同材料温度特性差异巨大
建议	必须降额使用，否则 电光闪烁，飞花四溅	高频开关电源滤波首选， 替代液态铝电解提升可靠性	15V以上直流电压滤波不建议使用， 特别是电源变化较快的场合， 浪涌冲击失效显著。	布线不要放在应力区， 避开高温区域

从上表可以看出，固态电容基本上在相同参数（耐压、容值）下，可以完全替代铝电解电容（除了贵），更小的等效电阻，更小的等效电感，滤波性能更好，发热更低。而且固态电容内部没有铝电解电容那样的液态的电解液，寿命比铝电解电容长的多。

对于陶瓷电容来说，不通的材质，容值变化受到温度的影响是不同的，如下图所示，曲线越平坦说明容值受到温度的影响越小。这也就是为什么陶瓷电容应该避免放在PCB的高温区。

[!QUESTION]- 1. 为什么ESR越小滤波效果就越好？

因为滤波的本质是给不同频率的纹波提供一个对地的导通路径。这也就是为什么用于滤波的电容都是接在需要滤波的路径和地之间。对于一个理想电容来说，其阻抗公式是Z = \frac{1}{2\pi fC}，其中f是频率，C是电容，可以看出频率越高、容值越大，越容易通过。这也就是为什么说容值越大，滤波效果越好，而且高频更容易通过。把高频的交流信号导通到底，实现了滤波。

但实际的电容是有等效串联电阻和等效串联电感的，不可能是一个理想电容，相对于理想电容来说，这里的ESR和ESL都属于“负面参数”。算上了ESR和ESL之后，阻抗公式变成了Z = \sqrt{(ESR^2) + (2\pi f \times ESL - \frac{1}{2\pi fC})^2}。从这个公式不难看出，在低频情况下，阻抗主要由电容C决定，电容大阻抗越小；在高频情况下，\frac{1}{2\pi fC}部分已经由于频率的提高而变得很小，所以此时阻抗主要就变成由ESL决定，ESL越小阻抗就越小。但无论如何，ESR都是始终存在的，他是阻抗得最低限度。这也就是为什么说ESR越小滤波效果越好。

还有一些角度是，由于滤波也是会有电流流过电容的，根据欧姆定律，电流和其等ESR会产生一个纹波电压，这个电压会直接叠加在输出得电压上导致滤波效果变差，那当然电阻越小产生的电压就越小。还有一点是，根据功率公式P=I^2R，电阻越大其发热也就越明显，会导致电容性能下降甚至损坏。这也就是为什么说，ESR越小滤波效果越好

[!QUESTION]- 2. 既然容值越大滤波效果越好，为什么还有用不同得容值组合来过滤不同频段的纹波？

一个比较常见的组合是，用0.1uF得电容和10uF得电容组合，10uF用来过低频，0.1uF用来过滤高频。虽然说容值越大滤波效果越好，但是对于电容来说有自谐振频率这么一个概念。回看上面的阻抗公式Z = \sqrt{(ESR^2) + (2\pi f \times ESL - \frac{1}{2\pi fC})^2}，一定会存在一个频率让2\pi f \times ESL = \frac{1}{2\pi fC},此时的频率下，感抗和容抗相抵消，整体阻抗只剩下了由ESR决定，达到了最小，这个频率就是自谐振频率，是一个电容滤波效果最好的频率。
从这里可以总结出自谐振频率的公式为f = \frac{1}{2\pi \sqrt{ESL\times C} },可以看出，电容值越大，自谐振频率是越小的，也就更适合低频了。
这里用三环的TCC0603X7R104K500CT和TCC0603X5R106K250CT为例，分别是0.1uF和10uF的电容，从数据手册给出的阻抗-频率曲线也可以看出，100nF的电容足阻抗最低点出现在10MHz到100MHz之间，而10uF的电容的阻抗最低点出现在1MHz到10MHz之间

这样也印证了另外的一个分析，在自谐振频率以下，阻抗主要由频率决定，频率越大阻抗越低，但是比自谐振频率高的时候，容抗已经足够小了，所以阻抗主要由ESL决定，所以阻抗再一次升高了。这也就是为什么对于电容来说，容值越大滤波效果越好这句话是不绝对的。

MOS

MOS主要分为NMOS和PMOS，这两者在符号表示上的差别如下

这是nmos的图标，其箭头是指向沟道的

这是PMOS的图标，箭头原理沟道

从驱动方式来说，NMOS的栅极需要一个比源极更高的电压使其开启，而PMOS则需要一个比源极电压更低的栅极来驱动，所以PMOS驱动更容易，NMOS可能需要额外的驱动电路。并且NMOS比PMOS的性能更好、选择更多、成本更低。

因为nmos的栅极需要比源极更高的电压，所以在电路中，可以通过mos管处是否有自举电容来判断其内部是否是nmos，如下

简单说明原理的话，核心原理就是电容两侧电压不能突变。当给电容充满点后，电容两侧就有了电势差。此时假如把电容的低侧改变到比GND更高的电压上，那么电容的高侧就被抬高到了在高一些的电压。一句话说明核心原理就是，电容两侧的电势差（电压）不能突然，但是电势是可以突变的。在电势差不变的情况下，让电势变化， 就达到了“自举”的效果，就能驱动nmos了。

某些低压差LDO中，为了实现低压差，内部会使用NMOS，但是由于NMOS需要比较高的驱动电压，所以往往内部还需要一个额外的栅极驱动

但如果是用PMOS来做，则救不需要额外的栅极驱动

pmos也常做负载开关使用，如下

Q1侧给高电平的时候，Q1导通，此时Q2的栅极被直接拉低到地，Q2开启。反之则是Q1截止，Q2被R1拉高，Q2关闭。这样可以实现用GPIO来控制大功率负载的开关。

MOS关键参数

击穿电压-VBRDSS

击穿电压即漏极和源极之间所能承受的最大电势差。

一般来说，数据手册中给出的击穿电压都是在室温25度的情况下，但是实际上击穿电压一般是会随着温度的变化而变化，如下

温度越低，一般击穿电压就越低。反之温度越高，击穿电压就会越高。

导通电阻-Rds(on)

导通电阻，即MOS管在导通状态下，源极和栅极之间的等效串联电阻。

这个参数同样会随着温度变化，一般手册中给出的数据也同样是在常温下的结果。其一般都是正温度系数，也就是温度越高，Rdson越高。
而这个特定使得MOS管适合被并联使用。因为假设有两个导通电阻不同的MOS管，其流过的电流也是不通的。此时流过电流大的MOS管温度就会升高，进而导致导通电阻变高使其流经的电流变小，两个mos会趋于达到热平衡。

对于一般的MOS管，其导通电阻越小，Qg也就越大，进而导致开关速度变慢，开关损耗变大。所以具体情况需要根据实际场景来决定。

例如下面有两个英飞凌同样是100V的NMOS，IRFH5010和IRFH5210，前者的Rdson只有9mΩ，但是Qg的典型值是67nC，开关速度达到了9ns和27ns

而后者的Rdson则为14.9mΩ，要明显大于前者，但是其Qg只有40nC，开关速度也分别只有7.2ns和21ns，要比前者快，进而开关损耗就要低于前者。

对于当作低频开关的负载开关使用场景，应当使用Rdson尽可能小的，引入尽可能低的导通损耗。
而对于当作高频开关电源的开关管使用，则应当使用Rdson稍大但是开关速度更快的，Qg更小的，引入尽可能小的开关损耗。

最大结温

最大结温即硅晶体管内部所能承受的最高温度。在使用过程中，MOS的温度永远不应当超过最大接吻，否则会造成损坏。

但通常情况下，测得的都是MOS的外壳温度，其核心温度或者可以通过热阻来粗略计算。
例如下面是一个NMOS IFRH5010的数据手册给出的热阻数据

可以看到其给出了四个热阻数据。其中前两个RθJC (Bottom)和RθJC (Top)，分别是芯片内部到底部外壳和顶部外壳的热阻，可以看到其到底部，一般是大型散热焊盘，热阻是很低的，说明这是主要的散热渠道，而到顶部则大得多。
另外两个则是MOS到环境的热阻，反映的是芯片+封装+PCB+环境整个系统的热阻数据。

由上面的参数我们知道，MOS的损耗的一部分来自两个方面，导通损耗和开关损耗（当然还有更多）。
对于导通损耗，其计算很简单，P_{on} = I_{DS}^2 \times R_{DS(on)} \times D_{on}(其中Don是占空比)。
而对于开关损耗，计算则稍复杂，P_{sw} = \frac{1}{2} \times V_{DS} \times I_D \times (t_{d(on)} + t_r + t_{d(off)} + t_f) \times f_s

就以这里的IFRH5010为例,假设在80V 10A的电流下，50%的占空比下使用，开关频率是100khz，则
可以计算的到导通损耗为Pon = (10 A)² × 0.009 Ω × 0.5 = 100 × 0.009 × 0.5 = 0.45 W
开关损耗为Psw = 0.5 × 80 V × 10 A × (( 9 ns + 12 ns + 27 ns + 8.6 ns) × 10⁻⁹ s) × (100 × 10³ Hz) = 2.264 W

可以看到开关损耗是明显大于导通损耗的。
此时用计算结果和热阻来计算温升，可以得到(2.264+0.45)×35=94.99.(但实际上由于MOS管的导通电阻会随着温度的升高而升高，实际的温度会更高)，在25度的室温环境下，MOS管处的大致温度是120度。

[!QUESTION]- 1. MOS管的开关损耗是从何而来的？

由于MOS管的栅极存在一个寄生电容Cgs，所以给栅极施加电压的时候，电压是存在一个爬升时间额的，在这个事件内，栅极电压会从0途径阈值电阻爬升到所施加的栅极电压。而当电压到达阈值电压时，MOS的串联电阻会从无穷大开始减小，所以负载电流会逐渐变大。而对于接入负载一侧的mos电压来说，在开始的时候，其电压是接近于电源电压的（因为等效一个无穷大的电阻），随着导通过程进行，负载电流开始增加，MOS的等效电阻减小，其电压会降低直到趋近于0. 在这个过程中，同时存在了电压和电流，会产生功率，也就是开关损耗。

然而由于漏极也存在寄生电容Cgd，在上面的分析中，当尝试给栅极充电时，栅极和漏极的电压又都是在不断变化的，所以此时Cgd的阻抗变低，电流会开始给Cgd充电而非Cgs，导致栅极电压爬升停止。栅极爬升停止后，gd两端电压变化也停止，Cgd的阻抗又重新变高，所以此时又会继续给Cgs充电，形成了一个循环。此时的状态是，栅极的电压会在爬升的途中突然减缓，后才会继续爬升，造成打开时间边长，增加开关损耗，这也就是米勒平台

动态电容和栅极电荷量

MOS管的等效模型如下图，其并非理想器件，有很多寄生电容存在，影响了mos的开关速度等。

这些参数都是动态参数，并非固定不变的，如下

根据上面，可以直到，当快速开关的时候，需要尽可能快的开启以减小开关损耗。此时可以使用专用的山脊驱动芯片来提高MOS的驱动能力。

亦或者是通过在GS之间并联电容的方式，人工增加Cgs来延长mos的开启时间，根据公式I = C \times \frac{d_V}{d_t},在电压不变的情况下，通过延长电流上升时间，来减小导通时由于给Cgd(米勒电容)充电时产生的巨大电流（这也被成为浪涌电流）。

体二极管

对于Pmos和Nmos来说体二极管的方向是刚好相反的

通常情况下体二极管和普通的二极管性能是类似的，较大的正向压降，较大的反向恢复时间。